威尼斯人棋牌-威尼斯欢乐娱人成app-登录

威尼斯人棋牌-威尼斯欢乐娱人成app-登录欢迎您!
网站地图|收藏大家

使用IBIS模型研究信号完整性问题

编辑:PCB    来源:未知    发布时间:2019-03-19 23:30    浏览量:
本文是关于在印刷电路板(PCB)的开发阶段使用数字输入/输出缓冲信息规范(IBIS)仿真模型。本文先容如何使用IBIS模型提取一些重要变量以进行信号完整性计算并确定PCB设计解决方案。
 
请注意,此提取值是IBIS模型的组成部分。
 
信号完整性问题在传输线两端观察数字信号时,设计人员会对信号驱动到PCB走线时产生的结果感到惊讶。在距离相对较长的情况下,电信号更像行波而不是瞬时变化信号。对电路板上的波浪行为的良好模拟是CHICHENGPO(池中的波浪)。由于两组相同体积的水具有相同的“阻抗”,因此纹波平稳地穿过水池。然而,池壁的阻抗差异是明显的,并且波在相反方向上反射。注入PCB迹线的电信号会出现相同的现象,当发生阻抗不匹配时,这种现象以类似的方式反射。图1显示了具有不匹配端阻抗的PCB器件。微控制器TI MSP430™向TI ADS8326 ADC发送时钟信号,该ADC将转换数据发送回MSP430。图2显示了器件中阻抗失配形成的反射。这些反射导致传输线迹线上的信号完整性问题。
 
允许一端或两端的PCB走线电阻匹配可以大大减少反射。

f为了解决系统电阻和电阻匹配问题,设计人员需要了解集成电路(ICS)的阻抗特性以及充当传输走线的PCB走线的阻抗特性。
 
了解这些功能后,设计人员可以将每个连接单元建模为分布式传输线路。传输线提供各种电路服务,从单端和差分终端设备到开漏输出设备。本文主要先容单端传输线,其驱动器具有推挽输出电路设计。
 
此外,还需要以下IC PIN规范:
 
发射器输出电阻ZT(Omega)
 
发射机上升时间tRise和下降时间tFall(秒)
 
接收器输入电阻ZR(Omega)
 
接收器引脚电容值CR_Pin(F)这些规范通常不在IC制造商的产品手册中。
 
正如本文将要讨论的那样,所有这些值都可以通过IC的IBIS模型在PCB设计和使用模型来模拟PCB传输轨迹时获得。
 
使用以下参数定义传输跟踪:
 
特征阻抗Z0(欧米茄)
 
传播延迟D(ps /英寸)
 
跟踪传播延迟tD(PS)
 
跟踪长度LENGTH(英寸)根据特定的PCB设计,变量列表可能更长。例如,PCB设计可以具有带有多个传输/接收点的背板。 3所有传输线走线均取决于特定的PCB。通常,FR-4板的Z0范围是50到75欧姆,而D的范围是140到180ps /英寸。 Z0和D的实际值取决于实际传输轨迹的材料和物理尺寸。
4特定电路板的线路传播延迟可以计算如下:TD = dxlength。
 
(1)对于FR-4板,线性线的合理传播延迟(见图4)为178 ps /英寸,特征阻抗为50欧姆。
 
通过测量走线的导线电感和电容并将这些值插入以下公式,大家可以在电路板上验证这一结果:CTR是一个线速跟踪线电容,单位为法拉/英寸; LTR是用于享受/英寸单位的线路电感; ps /英寸是空气介电常数;和ER是材料介电常数。
 
例如,如果微波传输带板线电容器为2.6pF /英寸,则线电感为6.4nH /英寸,而D = 129ps /英寸,Z0 =49.4Ω。
 
聚合电路和分布式电路的比较一旦定义了传输线,下一步就是确定电路布局是代表聚合系统还是分布式系统。通常,聚合系统的尺寸很小,而分布式电路需要更多的电路板空间。小电路具有有效长度(LENGTH),其信号小于最快的电气特性。
 
要成为合格的聚合系统,PCB上的电路必须满足以下要求:
 
(5)其中,tRise是以秒为单位的上升时间。在PCB上实现聚合电路后,终止策略不是问题。
 
基本上,大家假设传输到传输线的驱动信号马上到达接收器。
 
IBIS模型的数据组织结构根据IC的电源电压范围,IBIS模型包括三个或六个或九个角的数据。确定这些角度的变量是硅工艺1,电源电压和结温。设备模型的特定过程/电压/温度(PVT)SPICE角度对于创建精确的IBIS模型至关重要。评级不同,硅工艺不同,所创建的模型薄弱且强大。设计人员根据元件的功率要求定义电压设置,并在额定值,最小值和最大值之间进行更改。
 
最后,根据元件的额定温度范围,额定功耗和封装与环境热阻的结点,即θJA,确定元件硅结的温度设定。表1提供了三个PVT变量及其与TI 24位生物电位测量ADC ADS129x系列的CMOS工艺关系的示例。这些变量用于实现六个SPICE仿真。第一和第四次模拟使用额定工艺模型,额定电源电压和室温下的结温。第二和第五次仿真都使用弱工艺模型,低电源电压和高结温。第三和第六次仿真使用强大的工艺模型,更高的电源电压和更低的结温。
 
PVT值之间的关系映射CMOS过程的最佳角度。
 
表1 ADS1296 IBIS模型的PVT模拟角度
 
角落数量
 
硅过程
 
电源电压(V)
 
温度(°C)
 
1
 
额定
 
1.8
 
27
 
2
 
 
1.65
 
85
 
3
 
强大
 
2.0
 
-40
 
4
 
额定
 
3.3
 
27
 
 
 
3.0
 
85
 
6
 
强大
 
3.6
 
-40
 
* TI ISIS模型标准额定=典型,弱=最小,强=最大值。
 
查找和/或计算变送器规格信号完整性评估的指定变送器规格包括输出阻抗(ZT)和提升时间(分别为tRise和tFall)。图5显示了TI ADS1296封装ads129x.ibs,其中列出了自我IBIS模型文件。 5用于生成阻抗的值显示在[Pin]关键字下,该关键字也在缓冲模型中(未显示)。
 
提升时间位于IBIS模型数据列表的瞬态部分。输入和输出引脚的阻抗任何信号的引脚阻抗都由封装的电感和电容加到模型阻抗中。在图5中,关键字“[Component]”,“[Manufacturer]”和“[Package]”描述了一个特定的封装,64引脚PBGA(ZXG)。特定引脚的封装电感和电容可在“[Pin]”关键字下找到。例如,在引脚5E处,可以找到信号GPIO4,L_pin和C_pin值。
 
信号和封装的L_pin(引脚电感)和C_pin(引脚电容)值分别为1.4891 nH和0.28001 pF。第二个重要的电容值是硅电容,即C_comp。可以在Ads129x.ibs文件的模型DIO_33列表中的“[Model]”关键字下找到C_comp值(参见图6)。该模型中的C_comp是DIO缓冲器的电容,其电源引脚电压为3.3V。 “|”符号代表评论;因此,该列表的有效C_comp值为3.0727220e-12 F(典型值),2.3187130e-12 F(最小值)和3.8529520e-12 F(最大值),PCB设计人员可从中选择。
在PCB传输线设计阶段,3.072722 pF的典型值是正确的选择。
 
Ads129x.ibs文件C_comp值模型DIO_33列表输入和输出阻抗对信号传输至关重要。
 
以下等式定义了IBIS模型引脚的特征阻抗:
 
输出提升时间在整个行业中,提升时间规格的实践是使用输出信号(通常为0到DVDD)在10%到90%的轨到轨信号之间摆动所需的时间。
 
“IBIS Open forum”的升级时间定义是相同的,其采用是由于CMOS开关波形的长尾。 IBIS模型中的输出,I / O和三态模型具有位于[Ramp]关键字下的一些规范,其目标是R_load(测试负载),dV / dt_r和dV / dt_f。提升时间数据范围是电压输出信号的20%至80%。如果典型dV / dt_r值的分母乘以0.8 / 0.6,则升时间值在20%-80%摆动和10%-90%摆动之间变化。注意,该数据表示电阻性负载(R_load)的缓冲器。 Ads129x.ibs文件,假设DIO_33数据为50Ω负载,因此数据不会达到DVDD。
 
计算值为各种传输线计算提供正确的tRise值,例如fKnee,f3dB和提升长度。
 
使用IBIS设计传输线在本文中,讨论了具有不匹配端阻抗的PCB作为起点。之后,大家通过IBIS模型学习并找到这个传输问题的一些关键组成部分。在这方面,应该有解决这个问题的办法。
 
显示终止校正策略,并显示校正后的波形。如果您想设计PCB传输线,第一步是从产品手册中收集信息。第二步是检查IBIS模型,找出一些无法从规格输入/输出阻抗,提升时间和输入/输出电容获得的参数。在进入硬件阶段,大家需要使用IBIS模型来查找一些关键产品规格并模拟最终设计。
ADS1296的IBIS模型封装列表,包括L_pin和C_pin值
上一篇:信号反射

相关资讯推荐

关注官方微信

Copyright ? 威尼斯人棋牌-威尼斯欢乐娱人成app-登录 版权所有 地址:深圳市龙岗区坪地街道新联中路17号



威尼斯人棋牌|威尼斯欢乐娱人成app

XML 地图 | Sitemap 地图