威尼斯人棋牌-威尼斯欢乐娱人成app-登录

威尼斯人棋牌-威尼斯欢乐娱人成app-登录欢迎您!
网站地图|收藏大家

pcb设计原理图绘制技巧

编辑:PCB    来源:未知    发布时间:2020-02-29 11:08    浏览量:
     在PCB上设计图纸时,ERC会出现“ Multiple Net Identifiers”错误提示:
     解决方案:可能是因为pcb设计时不同的网络标签连接在一起,或者同一连接给出了不同的网络标签。
     如果是单个逻辑示意图,则可以在逻辑示意图上找到带有错误标签的位置,当您使用多个逻辑示意图时,尤其是在进行多层编辑时,查找所有逻辑示意图都可能是在子图中。
     1:PCB原理图中的常见错误:
     ERC报告该引脚没有访问信号。
     一种。创建包时,将为引脚定义I / O属性。例如,将输入和输出端口链接在一起会导致错误。实际上,如果没有用于电路仿真的protel,则无需定义引脚的I / O属性。
     构建或放置组件时,会修改不一致的网格属性,并且引脚未连接到线路。
     组装组件时,插针方向相反,并且不得在插针名称端连接。
     2:ERC报告重复的网络标签(错误:多个网络标识符)。
     这可能是由于不同的网络标签连接在一起,或者在同一连接上给出了不同的网络标签。重要的是要注意,PROTEL指示的错误不一定是实际错误,或者在其他原理图上也可能是错误的(如果存在分层电路图)
     3:组件在图形边界之外运行:在组件库图表纸的中心没有创建任何组件。
     4:创建的项目文件网络表只能部分调整到pcb中:网表是在不选择全局的情况下生成的。
     5:当使用您自己的多部分创建的组件时,请勿使用注释。

相关资讯推荐

关注官方微信

Copyright ? 威尼斯人棋牌-威尼斯欢乐娱人成app-登录 版权所有 地址:深圳市龙岗区坪地街道新联中路17号



威尼斯人棋牌|威尼斯欢乐娱人成app

XML 地图 | Sitemap 地图